| Property |
Value |
| dbo:abstract
|
- A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésn. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésn. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 10579 (xsd:nonNegativeInteger)
- 10611 (xsd:nonNegativeInteger)
- 10674 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
|
- 23697141 (xsd:integer)
- 25359634 (xsd:integer)
- 28262941 (xsd:integer)
|
| prop-hu:date
|
- 20130728090040 (xsd:decimal)
|
| prop-hu:url
| |
| prop-hu:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdfs:comment
|
- A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésn. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésn. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
- <api batchcomplete="">A SuperH (vagy SH) egy 32 bites csökkentett utasításkészletű (RISC) utasításkészlet-architektúra (ISA) a Hitachi fejlesztésében. Beágyazott rendszerek számára készült mikrovezérlőkben és mikroprocesszorokban alkalmazzák. Az SH-3 és az SH-4 architektúra támogatja mind a csökkenő, mint a növekvő bájtsorrendet, tehát ezek kettős bájtsorrendű (bi-endian) felépítések. (hu)
|
| rdfs:label
| |
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is prop-hu:hardver
of | |
| is prop-hu:supportedPlatform
of | |
| is foaf:primaryTopic
of | |
